

可提供评估板



双通道、单/双极性、高压数字脉冲发生器

概述

MAX4810/MAX4811/MAX4812集成电路可从低电压逻辑输入产生高压、高频的单极性或双极性脉冲输出。双通道脉冲发生器具有独立的逻辑输入、独立的高压脉冲发生器输出，并提供有源钳位以及独立的高压电源输入。

MAX4810/MAX4811/MAX4812高压输出具有 9Ω 输出阻抗，有源钳位具有 27Ω 阻抗。高压输出可确保提供1.3A输出电流。

所有器件的每个通道都具有三个逻辑输入，用于控制正、负脉冲和有源钳位。此外还包括两路独立的使能输入。禁止EN可确保输出MOSFET在电源快速升高期间不会误导通。从而在脉冲模式下允许较快的电压上升速度并提供较小的延迟时间。低功耗关断模式将功耗降至 $1\mu\text{A}$ 以内。所有数字输入均与CMOS电平兼容。

MAX4810具有钳位输出过压保护功能，MAX4811具有脉冲发生器输出以及钳位输出过压保护功能。MAX4812未提供过压保护功能，请参考定购信息/选型指南。

MAX4810/MAX4811/MAX4812采用带裸焊盘的56引脚(7mm x 7mm)、TQFN封装，工作在 0°C 至 $+70^\circ\text{C}$ 商业级温度范围。

应用

医学超声成像

压电式驱动器

清洗设备

测试仪表

探伤检测

定购信息/选型指南

PART	PROTECTED OUTPUTS	OUTPUT CURRENT (A)	PIN-PACKAGE
MAX4810CTN+	OCP __ , OCN __	1.3	56 TQFN-EP**
MAX4811CTN+	OCP __ , OCN __ , OP __ , ON __	1.3	56 TQFN-EP**
MAX4812CTN+*	None	1.3	56 TQFN-EP**

注：所有器件均工作在 0°C 至 $+70^\circ\text{C}$ 温度范围。

+表示无铅/符合RoHS标准的封装。


*未来产品—供货状况请联系工厂。

**EP = 裸焊盘。

特性

- ◆ 高度集成的高压、高频单/双极性脉冲发生器
- ◆ 9Ω 输出阻抗以及1.3A(最小值)输出电流
- ◆ 27Ω 有源钳位
- ◆ 脉冲发生器和钳位过压保护(MAX4810/MAX4811)
- ◆ 0至+220V单极性或 $\pm 110\text{V}$ 双极性输出
- ◆ 匹配的上升/下降时间和匹配的传输延时
- ◆ CMOS兼容逻辑输入
- ◆ 56引脚、7mm x 7mm、TQFN封装

引脚配置



注意：MAX4810/MAX4811/MAX4812在高压下工作，需谨慎操作。



Maxim Integrated Products 1

本文是Maxim正式英文资料的译文，Maxim不对翻译中存在的差异或由此产生的错误负责。请注意译文中可能存在文字组织或翻译错误，如需确认任何词语的准确性，请参考Maxim提供的英文版资料。

索取免费样品和最新版的数据资料，请访问Maxim的主页：www.maxim-ic.com.cn。

MAX4810/MAX4811/MAX4812

双通道、单/双极性、高压 数字脉冲发生器

ABSOLUTE MAXIMUM RATINGS

(Voltages referenced to GND.)

VDD Logic Supply Voltage	-0.3V to +6V
VCC_ Output Driver Positive Supply Voltage	-0.3V to +15V
VEE_ Output Driver Negative Supply Voltage	-15V to +0.3V
VPP_ High Positive Supply Voltage	-0.3V to +230V
VNN_ High Negative Supply Voltage	-230V to +0.3V
VSS Voltage	(VPP_ - 250V) to VNN_
VPP1 - VNN1, VPP2 - VNN2 Supply Voltage	-0.6V to +250V
INP_, INN_, INC_, EN_, SHDN Logic Input	-0.3V to VDD + 0.3V
Op_, OCP_, OLN_, ON_	(-0.3V + VNN_) to (-0.3V to VPP_)
CGN_ Voltage	(-0.3V + VNN_) to (+15V + VNN_)
CGP_ Voltage	(+0.3V + VPP_) to (-15V + VPP_)
CGC_ Voltage	-15V to +15V

CDC_, CDP_, CDN_ Voltage	-0.3V to VCC_
Peak Current per Output Channel	3.0A
Continuous Power Dissipation ($T_A = +70^\circ\text{C}$) (Note 1)	
56-Pin TQFN (derate 40mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	3200mW
Thermal Resistance (Note 2)	
θ_{JA}	25°C/W
θ_{JC}	0.8°C/W
Operating Temperature Range	0°C to +70°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Note 1: This specification is based on the thermal characteristic of the package, the maximum junction temperature, and the setup described by JEDEC 51. The maximum power dissipation for the MAX4810/MAX4811/MAX4812 might be limited by the thermal protection included in the device.

Note 2: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to www.maxim-ic.com.cn/thermal-tutorial.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

($VDD = +2.7\text{V}$ to $+6\text{V}$, $VCC_ = +4.75\text{V}$ to $+12.6\text{V}$, $VEE_ = -12.6\text{V}$ to -4.75V , $VNN_ = -200\text{V}$ to 0V , $VPP_ = 0\text{V}$ to $(VNN_ + 200\text{V})$, $VSS \leq$ the lower of $VNN1$ or $VNN2$, $T_A = T_J = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ\text{C}$.) (Note 3) (See Figures 8, 9, and 10.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
POWER SUPPLY (VDD, $VCC_$, $VEE_$, $VPP_$, $VNN_$)						
Logic Supply Voltage	VDD		+2.7	+3	+6	V
Positive Drive Supply Voltage	$VCC_$		+4.75	+12	+12.6	V
Negative Drive Supply Voltage	$VEE_$		-12.6	-12	-4.75	V
High-Side Supply Voltage	$VPP_$		0	$VNN_ + 220$		V
Low-Side Supply Voltage	$VNN_$		-200	0		V
$VPP_ - VNN_$ Supply Voltage			0	+220		V
SUPPLY CURRENT (Single Channel)						
VDD Supply Current	I_{DD}	$V_{INN_} = V_{INP_} = 0\text{V}$, $V_{SHDN} = 0\text{V}$		1		μA
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, $V_{INC_} = 0\text{V}$ or V_{DD} , $V_{INN_} = V_{INP_}$, $f = 5\text{MHz}$	100	200		
VCC_ Supply Current	$I_{CC_}$	$V_{SHDN} = 0\text{V}$, CH1 and CH2		1		μA
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, CH1 and CH2	130	200		
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, $V_{INC_} = 0\text{V}$ or V_{DD} , $V_{INN_} = V_{INP_}$, $f = 5\text{MHz}$, $V_{CC_} = 5\text{V}$, $V_{DD} = 3\text{V}$, only one channel switching		15		mA
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, $V_{INC_} = 0\text{V}$ or V_{DD} , $V_{INN_} = V_{INP_}$, $f = 5\text{MHz}$, $V_{CC_} = 12\text{V}$, $V_{DD} = 3\text{V}$, only one channel switching		36		

双通道、单/双极性、高压 数字脉冲发生器

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +2.7V$ to $+6V$, $V_{CC_} = +4.75V$ to $+12.6V$, $V_{EE_} = -12.6V$ to $-4.75V$, $V_{NN_} = -200V$ to $0V$, $V_{PP_} = 0$ to ($V_{NN_} + 200V$), $V_{SS} \leq$ the lower of V_{NN1} or V_{NN2} , $T_A = T_J = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ C$.) (Note 3) (See Figures 8, 9, and 10.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
V _{EE} _ Supply Current	I _{EE} _	$V_{SHDN} = 0$, CH1 and CH2		25		μA
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, CH1 and CH2		1		
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, $V_{INC_} = 0$ or V_{DD} , $V_{INN_} = V_{INP_}$, $f = 5MHz$, $V_{EE_} = -5V$, only one channel switching		200		
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, $V_{INC_} = 0$ or V_{DD} , $V_{INN_} = V_{INP_}$, $f = 5MHz$, $V_{EE_} = -12V$, only one channel switching		200		
V _{PP} _ Supply Current	I _{PP} _	$V_{SHDN} = 0$, CH1 and CH2		1		μA
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, CH1 and CH2	90	160		
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, $V_{INC_} = 0$ or V_{DD} , $V_{INN_} = V_{INP_}$, $f = 5MHz$, $V_{PP_} = +5V$, $V_{NN_} = -5V$, no load, only one channel switching		9		
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, $V_{INC_} = 0$ or V_{DD} , $V_{PP_} = +80V$, $V_{NN_} = -80V$, pulse repetition frequency = $10kHz$, $f = 10MHz$, 4 periods, no load, only one channel switching		0.6		
V _{NN} _ Supply Current	I _{NN} _	$V_{SHDN} = 0$, CH1 and CH2		1		μA
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, CH1 and CH2	40	80		
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, $V_{INC_} = 0$ or V_{DD} , $V_{INN_} = V_{INP_}$, $f = 5MHz$, $V_{NN_} = -5V$, $V_{PP_} = +5V$, no load, only one channel switching		9		
		$V_{EN_} = V_{DD}$, $V_{SHDN} = V_{DD}$, $V_{INC_} = 0$ or V_{DD} , $V_{PP_} = +80V$, $V_{NN_} = -80V$, pulse repetition frequency = $10kHz$, $f = 10MHz$, 4 periods, no load, only one channel switching		0.6		
LOGIC INPUTS (EN_, SHDN, INN_, INP_, INC_)						
Low-Level Input Voltage	V _{IL}			0.25 x V_{DD}		V
High-Level Input Voltage	V _{IH}		0.75 x V_{DD}			V
Logic-Input Capacitance	C _{IN}			5		pF
Logic-Input Leakage	I _{IN}	$V_{IN} = 0$ or V_{DD}		± 1		μA
OUTPUT (OUT_)						
OUT_ Output-Voltage Range	V _{OUT} _	No load at OUT_	V _{NN_}	V _{PP_}		V
		Unprotected outputs (see the Ordering Information/Selector Guide), 100mA load	$V_{NN_} + 1.5$	$V_{PP_} - 1.5$		
		Protected outputs (see the Ordering Information/Selector Guide), 100mA load	$V_{NN_} + 2.5$	$V_{PP_} - 2.5$		
Low-Side Small-Signal Output Impedance	R _{OLS}	$I_{OP_} = -100mA$, $V_{CC_} = +12V \pm 5\%$, DC-coupled	9	17		Ω
		$I_{OP_} = -100mA$, $V_{CC_} = +5V \pm 5\%$, DC-coupled	9.5	18		

双通道、单/双极性、高压 数字脉冲发生器

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +2.7V$ to $+6V$, $V_{CC_} = +4.75V$ to $+12.6V$, $V_{EE_} = -12.6V$ to $-4.75V$, $V_{NN_} = -200V$ to $0V$, $V_{PP_} = 0$ to ($V_{NN_} + 200V$), $V_{SS} \leq$ the lower of V_{NN1} or V_{NN2} , $T_A = T_J$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ C$.) (Note 3) (See Figures 8, 9, and 10.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
High-Side Small-Signal Output Impedance	RoHS	$I_{OP_} = -100mA$, $V_{CC_} = +12V \pm 5\%$, DC-coupled	10.5	17		Ω
		$I_{OP_} = -100mA$, $V_{CC_} = +5V \pm 5\%$, DC-coupled	12	18		
Low-Side Output Current	I_{OL}	$V_{CC_} = +12V \pm 5\%$, $V_{OUT_} - V_{NN_} = 100V$	1.3			A
High-Side Output Current	I_{OH}	$V_{CC_} = +12V \pm 5\%$, $V_{OUT_} - V_{PP_} = 100V$	1.3			A
Off-Output Capacitance	C _{O(OFF)}	OP __ , ON __ , OCP __ and OCN __ connected together, $V_{PP_} = +100V$, $V_{NN_} = -100V$	MAX4810	45		pF
			MAX4811	75		
Off-Output Leakage Current	I_{LK}	$V_{NN_} = -100V$, $V_{PP_} = 100V$, $EN_ = 0$, $OUT = -100V$ to $+100V$	-1		+1	μA
Low-Side Signal-Clamp Output Impedance	R _{CLS}	$I_{OCN_} = -100mA$, DC-coupled, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$	22	50		Ω
		$I_{OCN_} = -100mA$, DC-coupled, $V_{CC_} = +5V \pm 5\%$, $V_{EE_} = -V_{CC_}$	24	65		
High-Side Signal-Clamp Output Impedance	R _{CHS}	$I_{OCP_} = -100mA$, DC-coupled, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$	28	50		Ω
		$I_{OCP_} = -100mA$, DC-coupled, $V_{CC_} = +5V \pm 5\%$, $V_{EE_} = -V_{CC_}$	38	65		
Low-Side Gate Short Impedance	R _{LSH}	$V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, $I_{CGN} = 10mA$, $EN_ = 0$			100	Ω
		$V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, $I_{CGN} = 10mA$, $EN_ = V_{DD}$	5	7.5	10	k Ω
High-Side Gate Short Impedance	R _{HSH}	$V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, $I_{CGN} = 10mA$, $EN_ = 0$			100	Ω
		$V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, $I_{CGN} = 10mA$, $EN_ = V_{DD}$	5	7.5	10	k Ω
THERMAL SHUTDOWN						
Thermal Shutdown	T _{SHDN}	Junction temperature rising	150			°C
Thermal-Shutdown Hysteresis			20			°C
DYNAMIC CHARACTERISTICS (R_L = 100Ω, C_L = 100pF, unless otherwise noted)						
Logic Input to Output Rise Propagation Delay	t _{PLH}	$V_{CC_} = +12V$, $V_{PP_} = +5V$, $V_{NN_} = -5V$, Figure 4	15			ns
Logic Input to Output Fall Propagation Delay	t _{PHL}	$V_{CC_} = +12V$, $V_{PP_} = +5V$, $V_{NN_} = -5V$, Figure 4	15			ns
Logic Input to Output Rise Propagation Delay	t _{POH}	$V_{CC_} = +12V$, $V_{PP_} = +5V$, $V_{NN_} = -5V$, Figure 4	15			ns
Logic Input to Output Fall Propagation Delay	t _{POL}	$V_{CC_} = +12V$, $V_{PP_} = +5V$, $V_{NN_} = -5V$, Figure 4	15			ns
Logic Input to Output-Rise Propagation Delay Clamp	t _{PLO}	$V_{CC_} = +12V$, $V_{PP_} = +5V$, $V_{NN_} = -5V$, Figure 4	15			ns

双通道、单/双极性、高压 数字脉冲发生器

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +2.7V$ to $+6V$, $V_{CC_} = +4.75V$ to $+12.6V$, $V_{EE_} = -12.6V$ to $-4.75V$, $V_{NN_} = -200V$ to $0V$, $V_{PP_} = 0$ to ($V_{NN_} + 200V$), $V_{SS} \leq$ the lower of V_{NN1} or V_{NN2} , $T_A = T_J = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ C$.) (Note 3) (See Figures 8, 9, and 10.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Logic Input to Output-Fall Propagation Delay Clamp	t_{PHO}	$V_{CC_} = +12V$, $V_{PP_} = +5V$, $V_{NN_} = -5V$, Figure 4		15		ns
OUT_Rise Time (GND to $V_{PP_}$)	t_{R0P}	$V_{PP_} = +100V$, $V_{NN_} = -100V$, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, Figure 4		9	20	ns
OUT_Rise Time ($V_{NN_}$ to GND)	t_{RN0}	$V_{PP_} = +100V$, $V_{NN_} = -100V$, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, Figure 4		17	35	ns
OUT_Rise Time ($V_{NN_}$ to $V_{PP_}$)	t_{RNp}	$V_{PP_} = +100V$, $V_{NN_} = -100V$, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, Figure 4		10.5	35	ns
OUT_Fall Time (GND to $V_{NN_}$)	t_{F0N}	$V_{PP_} = +100V$, $V_{NN_} = -100V$, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, Figure 4		9	20	ns
OUT_Fall Time ($V_{PP_}$ to GND)	t_{FP0}	$V_{PP_} = +100V$, $V_{NN_} = -100V$, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, Figure 4		17	35	ns
OUT_Fall Time ($V_{PP_}$ to $V_{NN_}$)	t_{FPN}	$V_{PP_} = +100V$, $V_{NN_} = -100V$, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$, Figure 4		10.5	35	ns
OUT Enable Time from EN (Figure 5)	t_{EN}	$V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$		100		ns
		$V_{CC_} = +5V \pm 5\%$, $V_{EE_} = -V_{CC_}$		150		
OUT Disable Time from EN (Figure 5)	t_{DI}	$V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$		100		ns
		$V_{CC_} = +5V \pm 5\%$, $V_{EE_} = -V_{CC_}$		150		
Clamp Enable Time from INC (Figure 6)	t_{EN-CL}	$V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$		150		ns
		$V_{CC_} = +5V \pm 5\%$, $V_{EE_} = -V_{CC_}$		180		
Clamp Disable Time from INC (Figure 6)	t_{DI-CL}	$V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$		150		ns
		$V_{CC_} = +5V \pm 5\%$, $V_{EE_} = -V_{CC_}$		150		
Short Enable Time from EN (Figure 7)	t_{EN_SH}	$V_{PP_} = 12V$, $V_{NN_} = 0$, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$		1000		ns
		$V_{PP_} = 5V$, $V_{NN_} = 0$, $V_{CC_} = +5V \pm 5\%$, $V_{EE_} = -V_{CC_}$		1000		
Short Disable Time from EN (Figure 7)	t_{DI_SH}	$V_{PP_} = 12V$, $V_{NN_} = 0$, $V_{CC_} = +12V \pm 5\%$, $V_{EE_} = -V_{CC_}$		250		ns
		$V_{PP_} = 5V$, $V_{NN_} = 0$, $V_{CC_} = +5V \pm 5\%$, $V_{EE_} = -V_{CC_}$		250		
INP_to INN_ Overlap Tolerance				3		ns
Crosstalk		$V_{PP_} = V_{CC_} = +5V$, $V_{NN_} = V_{EE_} = -5V$, $f = 5MHz$		69		dB
2nd Harmonic Distortion	2HD	$V_{PP_} = V_{NN_} = 100V$, $f_{OUT} = 5MHz$, $V_{CC_} = 12V$		-48		dB
RMS Output Jitter	t_J	$V_{CC_} = 12V$		9		ps

Note 3: Specifications are guaranteed for the stated global conditions, unless otherwise noted and are 100% production tested at $T_A = +25^\circ C$ and $T_A = +70^\circ C$. Specifications at $T_A = 0^\circ C$ are guaranteed by design.


Note 4: 100% production tested at $T_A = +25^\circ C$. Specifications over temperature are guaranteed by design.

双通道、单/双极性、高压 数字脉冲发生器


典型工作特性

($V_{DD} = +3.3V$, $V_{CC_} = +12V$, $V_{EE_} = -12V$, $V_{SS} = -100V$, $V_{PP_} = +100V$, $V_{NN_} = -100V$, $f_{OUT} = 5MHz$, $T_A = +25^\circ C$, unless otherwise noted.)


I_{CC} vs. OUTPUT FREQUENCY




I_{CC} vs. OUTPUT FREQUENCY




I_{CC} vs. TEMPERATURE




I_{CC} vs. TEMPERATURE




I_{PP} vs. OUTPUT FREQUENCY




I_{PP} vs. OUTPUT FREQUENCY




I_{PP} vs. TEMPERATURE



I_{PP} vs. TEMPERATURE



I_{NN} vs. OUTPUT FREQUENCY












双通道、单/双极性、高压 数字脉冲发生器

典型工作特性(续)

($V_{DD} = +3.3V$, $V_{CC_} = +12V$, $V_{EE_} = -12V$, $V_{SS} = -100V$, $V_{PP_} = +100V$, $V_{NN_} = -100V$, $f_{OUT} = 5MHz$, $T_A = +25^\circ C$, unless otherwise noted.)

MAX4810/MAX4811/MAX4812



双通道、单/双极性、高压 数字脉冲发生器

引脚说明

引脚	名称	功能
1	C _{GP1}	通道1高边栅极输入。在C _{D_{P1}} 和C _{G_{P1}} 之间连接一个1nF至10nF的电容，电容应尽可能靠近器件放置。
2, 3	V _{PP1}	通道1高边正电源输入。采用0.1μF电容将V _{PP1} 旁路至GND，电容应尽可能靠近器件放置，请参考电源与旁路部分。根据输出的不同，可能需要额外的旁路电容。
4, 10, 33, 39	N.C.	无连接，内部没有连接。
5	OP1	通道1高边漏极输出。
6	OCP1	通道1高边钳位输出。
7, 15, 28, 36, 44, 55	GND	地。
8	OCN1	通道1低边钳位输出。
9	ON1	通道1低边漏极输出。
11, 12	V _{NN1}	通道1低边负电源输入。采用0.1μF电容将V _{NN1} 旁路至GND，电容应尽可能靠近器件放置。参见电源与旁路部分，根据输出的不同，可能需要额外的旁路电容。
13	C _{GN1}	通道1低边栅极输入。在C _{D_{N1}} 和C _{G_{N1}} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
14	C _{DN1}	通道1低边驱动器输出。在C _{D_{N1}} 和C _{G_{N1}} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
16, 54	V _{CC1}	通道1栅极驱动电源输入。采用0.1μF电容将V _{CC1} 旁路至GND，电容应尽可能靠近器件放置。参见电源与旁路部分，根据输出的不同，可能需要额外的旁路电容。
17	INN1	通道1低边逻辑输入(表1)。
18	INC1	通道1钳位逻辑输入。INC1为高电平且INP1和INN1为低电平时，开启OCP1和OCN1钳位输出(表1)。
19	INP1	通道1高边逻辑输入(表1)。
20	EN1	通道1使能逻辑输入。驱动EN1为高电平时，使能OP1和ON1；EN1为低电平时，短路栅极与源极(表1)。
21	SHDN	关断逻辑输入(表1)。
22	AGND	模拟地，必须连接至公共GND。
23	EN2	通道2使能逻辑输入。驱动EN2为高电平时，使能OP2和ON2；EN2为低电平时，短路栅极与源极(表1)。
24	INP2	通道2高边逻辑输入(表1)。
25	INC2	通道2钳位逻辑输入。INC2为高电平且INP2和INN2为低电平时，开启OCP2和OCN2钳位输出(表1)。
26	INN2	通道2低边逻辑输入(表1)。
27, 45	V _{CC2}	通道2栅极驱动电源输入。采用0.1μF电容将V _{CC2} 旁路至GND，电容应尽可能靠近器件放置。参见电源与旁路部分，根据输出的不同，可能需要额外的旁路电容。
29	C _{DN2}	通道2低边驱动器输出。在C _{D_{N2}} 和C _{G_{N2}} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
30	C _{GN2}	通道2低边栅极输入。在C _{D_{N2}} 和C _{G_{N2}} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。

双通道、单/双极性、高压 数字脉冲发生器

引脚说明(续)

MAX4810/MAX4811/MAX4812

引脚	名称	功能
31, 32	V _{NN2}	通道2低边负电源输入。采用0.1μF电容将V _{NN2} 旁路至GND，电容应尽可能靠近器件放置。参见电源与旁路部分，根据输出的不同，可能需要额外的旁路电容。
34	ON2	通道2低边漏极输出。
35	OCN2	通道2低边钳位输出。
37	OCP2	通道2高边钳位输出。
38	OP2	通道2高边漏极输出。
40, 41	V _{PP2}	通道2高边正电源输入。采用0.1μF电容将V _{PP2} 旁路至GND，电容应尽可能靠近器件放置。参见电源与旁路部分，根据输出的不同，可能需要额外的旁路电容。
42	C _{GP2}	通道2高边栅极输入。在C _{DP2} 和C _{GP2} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
43	C _{DP2}	通道2高边驱动器输出。在C _{DP2} 和C _{GP2} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
46	C _{GC2}	通道2高边钳位栅极输入。在C _{DC2} 和C _{GC2} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
47	C _{DC2}	通道2高边钳位驱动器输出。在C _{DC2} 和C _{GC2} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
48	V _{EE2}	通道2负电源输入。 $ V_{EE2} \leq V_{CC2}$ ，OCP2钳位的栅极驱动电源。采用0.1μF电容将V _{EE2} 旁路至GND，电容应尽可能靠近器件放置。参见电源与旁路部分，根据输出的不同，可能需要额外的旁路电容。
49	V _{DD}	逻辑电源输入。采用0.1μF电容将V _{DD} 旁路至GND，电容应尽可能靠近器件放置。参见电源与旁路部分，根据输出的不同，可能需要额外的旁路电容。
50	V _{SS}	基底电压，将V _{SS} 连接至等于或小于V _{NN1} 或V _{NN2} 中较低的那个负向电压。
51	V _{EE1}	通道1负电源输入。 $ V_{EE1} \leq V_{CC1}$ ，OCP1钳位的栅极驱动电源。采用0.1μF电容将V _{EE1} 旁路至GND，电容应尽可能靠近器件放置。参见电源与旁路部分，根据输出的不同，可能需要额外的旁路电容。
52	C _{DC1}	通道1高边钳位驱动器输出。在C _{DC1} 和C _{GC1} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
53	C _{GC1}	通道1高边钳位栅极输入。在C _{DC1} 和C _{GC1} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
56	C _{DP1}	通道1高边驱动器输出。在C _{DP1} 和C _{GP1} 之间连接一个1nF至10nF电容，电容应尽可能靠近器件放置。
—	EP	裸焊盘。EP须连接至V _{SS} ，不要将EP作为器件唯一的V _{SS} 节点。

详细说明

MAX4810/MAX4811/MAX4812双通道、高压、高速脉冲发生器可以独立配置为单极性或双极性脉冲输出。器件具有独立的逻辑输入，用于控制脉冲输出，此外还具有独立的有源钳位。将钳位输入INC_置为高电平，可以在器

件输出脉冲没有达到正、负高压电源摆幅时，自动激活钳位功能。

逻辑输入(INP_、INN_、INC_、EN_、SHDN)

MAX4810/MAX4811/MAX4812共有9个逻辑输入。SHDN控制器件的上电和断电；INP_、INN_、INC_和EN_信号

双通道、单/双极性、高压 数字脉冲发生器

表1. 真值表

INPUTS					OUTPUTS			STATE
SDHN	EN_	INP_	INN_	INC_	OP_	ON_	OCP_, OCN_	
0	X	X	X	0	High impedance	High impedance	High impedance	Powered down, INP_/INN_ disabled, gate-source short disabled
0	X	X	X	1	High impedance	High impedance	GND	Powered down, INP_/INN_ disabled, gate-source short disabled
1	0	X	X	0	High impedance	High impedance	High impedance	Powered up, INP_/INN_ disabled, gate-source short enabled
1	0	X	X	1	High impedance	High impedance	GND	Powered up, INP_/INN_ disabled, gate-source short enabled
1	1	0	0	0	High impedance	High impedance	High impedance	Powered up, all inputs enabled, gate-source short disabled
1	1	0	0	1	High impedance	High impedance	GND	Powered up, all inputs enabled, gate-source short disabled
1	1	0	1	X	High impedance	V _{NN} _	High impedance	Powered up, all inputs enabled, gate-source short disabled
1	1	1	0	X	V _{PP} _	High impedance	High impedance	Powered up, all inputs enabled, gate-source short disabled
1	1	1	1	X	V _{PP} _	V _{NN} _	High impedance	Not allowed (3ns maximum overlap)

X = 无关。

0 = 逻辑低电平。

1 = 逻辑高电平。

各有两组：每组对应一个通道；INP_控制高边FET的通断，INN_控制低边FET的通断；INC_控制有源钳位；EN_控制栅极与源极的短路状态。这些信号为每路驱动器的输出级提供完备控制(表1列出了所有逻辑组合)。

MAX4810/MAX4811/MAX4812逻辑输入为CMOS逻辑兼容信号，逻辑电平以V_{DD}为参考，具有极大的灵活性。逻辑输入端具有5pF(典型值)的低输入电容，可有效降低负载，并有助于提高开关速度。

高压输出保护(MAX4811)

MAX4811的高压输出具有集成的过压保护电路，允许用户将多个脉冲发生器通道的输出并联，产生多电平脉冲输出。串联在ON_和OP_输出的内部二极管可防止高边和低边FET的体二极管在输出电压大于V_{NN}_或V_{PP}_时导通，请参见图2。

有源钳位

MAX4810/MAX4811/MAX4812具有有源钳位电路，可改善脉冲信号质量，降低2次谐波输出。钳位电路由一个N沟道(直流耦合)和一个P沟道(交流和直流延迟耦合)高压FET构成，FET的通断由逻辑钳位输入(INC_)控制。MAX4810/MAX4811具有钳位保护电路，允许钳位电路用于双极性脉冲输出(参见图1和图2)。OCN_输出端的串联二极管能够防止低边FET的体二极管在电压小于GND时导通，OCP_输出端的串联二极管能够防止高边FET的体二极管在电压高于GND时导通。MAX4812的钳位输出不具备二极管保护能力，因此该器件比较适合仅需要单极性脉冲信号的电路。

用户可以将有源钳位输入(INC_)连接至逻辑高电平，只驱动INP_和INN_输入，以减少器件的驱动信号数量。这种情况下，当INP_和INN_输入为低电平、INC_输入为高电

双通道、单/双极性、高压数字脉冲发生器

平时，有源钳位电路通过OCP_和OCN_将其输出拉至GND(更多信息请参见表1)。

电源上升和栅-源短路电路

MAX4810/MAX4811/MAX4812包含一个栅-源短路电路，由使能输入(EN_)控制。当SHDN为高电平、EN_为低电平时，通过60Ω开关将高边输出FET的栅极和源极短接在一起。同时，另一个类似的开关将低边输出FET的栅极和源极短接在一起(表1)。栅-源短路电路能够防止V_{PP}_和V_{NN}_电压上升时所造成的输出FET误导通，并有助于提高电压上升速度、减小脉冲模式之间的延迟时间。

关断模式

通道1和通道2共用SHDN，控制器件的上电和断电。驱动SHDN为低电平，将关断所有内部电路(钳位电路除外)。SHDN为低电平时，器件功耗最低(1μA)，并且栅-源短路电路被禁止。将SHDN置为高电平时，器件恢复到正常工作状态需要的时间为1μs(典型值)。

热保护

典型门限值为+150°C的热关断电路可防止功耗过大造成器件损坏。当结温超过T_J = +150°C时，禁止所有输出。IC结温下降到+130°C以下时，器件恢复正常工作。

应用信息

交流耦合电容选择

所有交流耦合电容(C_{DP}_和C_{GP}_、C_{DN}_和C_{GN}_之间)的取值应该在1nF至10nF之间。电容的额定电压应至少为V_{PP}_。电容应尽可能靠近器件放置。

由于INP_和部分INC_交流耦合至输出器件，当器件有效工作时，不能将其驱动在不确定的高电平。

功耗

MAX4810/MAX4811/MAX4812的功耗主要由三部分组成：分别由V_{CC}_、V_{PP}_和V_{NN}_的电流损耗引起。三部分总和(P_{VCC}_、P_{VPP}_和P_{VNN}_)必须低于要求的最大功耗值。关

于电源电流与开关频率关系的详细信息请参见典型工作特性部分。

器件消耗的电源电流绝大部分来自于V_{CC}_，用于对高边FET(C_P)和低边FET(C_N)栅极电容等内部节点的充、放电。如果忽略低静态电源电流和较低的内部栅极钳位FET的充放电电流，功耗估算值为：

$$P_{VCC} = \left[(C_N \times V_{CC_}^2 \times f_{IN}) + (C_P \times V_{CC_}^2 \times f_{IN}) \right] \times (BRF \times BTD)$$

$$f_{IN} = f_{INN} + f_{INP}$$

其中，f_{INN}和f_{INP}分别为输入INN和INP的开关频率，BRF为突发重复频率，BTD为突发持续时间。功率FET的栅极电容典型值为C_N = 0.2nF、C_P = 0.4nF。

对于电阻为R_L、电容为C_L的输出负载，MAX4810/MAX4811/MAX4812的功耗可由下式估算(假设输出为方波，并忽略开关电阻)：

$$P_{VPP} = \left\{ \left[(C_O + C_L) \times f_{IN} \times (V_{PP_} - V_{NN_})^2 \right] + \left[\frac{V_{PP_}^2}{R_L} \times \frac{1}{2} \right] \right\} \times (BRF \times BTD)$$

其中，C_O是器件的输出电容。

电源与旁路

MAX4810/MAX4811/MAX4812采用独立的电源供电(只有V_{DD}和V_{SS}为两个通道共用)。逻辑输入电路采用+2.7V至+6V单电源(V_{DD})供电。电平转换驱动器的两个电源V_{CC}_、V_{EE}_的范围为±4.75V至±12.6V。

V_{PP}_、V_{NN}_高边和低边电源可采用高达+220V的正电源、低至-200V的负电源或±110V双电源供电。V_{PP}_、V_{NN}_可设置为0。采用0.1μF电容将每路电源输入分别旁路至地，电容应尽可能靠近器件放置。

根据输入负载的不同，可能需要额外的旁路电容，在输出瞬变期间保持V_{NN}_和V_{PP}_输出稳定。例如，C_{OUT} = 100pF、R_{OUT} = 100Ω时，推荐增加一个10μF(典型值)的电容。V_{SS}是基底电压，必须将其连接至等于或小于V_{NN1}或V_{NN2}中较低的那个负向电压。

双通道、单/双极性、高压 数字脉冲发生器




图1. MAX4810单个通道的简化功能框图

裸焊盘和布局

MAX4810/MAX4811/MAX4812在TQFN封装的底部有一个裸焊盘(EP)，用于改善器件散热。EP在内部连接至V_{SS}，将EP由外部连接至V_{SS}，并且不要在封装下方走线，以防止发生短路。为进一步改善散热，将EP连接至PCB元件

层一个类似大小的焊盘，该焊盘应通过多个电镀过孔连接至焊接层的大面积覆铜区，以改善器件散热。

MAX4810/MAX4811/MAX4812高速脉冲发生器的电源输入端需连接具有低等效电感的旁路电容。推荐参考高速PCB布线设计规范，尤其需要缩短引线长度、增大线宽，以降低电感，推荐使用表贴元件。

双通道、单/双极性、高压 数字脉冲发生器




图2. MAX4811单个通道的简化功能框图

电源排序

V_{SS} 必须始终小于或等于 V_{NN1} 或 V_{NN2} 中较低的负向电压，除此之外，MAX4810/MAX4811/MAX4812无需考虑其它上电顺序。

典型应用电路

MAX4810/MAX4811/MAX4812的典型应用电路请参见图8、图9和图10。图8给出了MAX4810在双极性脉冲应用中的连接，图9所示为MAX4811在5电平脉冲应用中的连接，图10所示为MAX4812用于单极性系统的情况。

双通道、单/双极性、高压 数字脉冲发生器






图3. MAX4812单个通道的简化功能框图

双通道、单/双极性、高压 数字脉冲发生器



双通道、单/双极性、高压 数字脉冲发生器




图6. 有源钳位时序




图7. 短路时序

双通道、单/双极性、高压 数字脉冲发生器




图8. MAX4810: 两路双极性脉冲, $\pm 100V$ 、GND

双通道、单/双极性、高压 数字脉冲发生器




图9. MAX4811: 5电平脉冲, $\pm 100V$ 、 $\pm 50V$ 、GND

双通道、单/双极性、高压 数字脉冲发生器




图10. MAX4812: 两路单极性脉冲, +100V、GND

双通道、单/双极性、高压 数字脉冲发生器

封装信息

如需最近的封装外形信息和焊盘布局, 请查询 www.maxim-ic.com.cn/packages.

封装类型	封装编码	文档编号
56 TQFN	T5677-1	21-0144

Maxim北京办事处

北京 8328信箱 邮政编码 100083

免费电话: 800 810 0310

电话: 010-6211 5199

传真: 010-6211 5299

Maxim不对Maxim产品以外的任何电路使用负责, 也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。